계장기술(PROCON)

기술정보 EtherNet/IP에서 Edge까지<3회>

페이지 정보

작성자 최고관리자 댓글 0건 조회 21회 작성일 23-01-13 18:32

본문

2e6b0946f6d068ab3c7ac483249406b3_1673602206_8435.png
5. 이더넷 노드 크기 조정

EtherNet/IP 에지 장치에서 하드웨어의 비용, 크기, 전력 및 복잡성을 줄이기 위해 다음과 같은 기능을 줄이는 데 초점을 맞출 것이다.

• 소규모 단일 칩 프로세싱 솔루션 목표 달성
    - 프로세서 속도/성능
    - 플래시 메모리 크기
    - RAM 크기
• 프로세서에서 네트워크 인터페이스로 상호 연결 복잡성 감소
• 네트워크 인터페이스의 핀 수와 복잡성을 줄인다.

네트워크 인터페이스(PHY/스위치 칩)에 고급 MAC을 추가하면 대부분의 크기 감소 목표를 달성할 수 있다. Advanced MAC은 프레임이 프로세서 칩과 통신하기 전에 지능형/동적 프레임 필터링 및 버퍼링을 수행한다. 이 필터링은 프로토콜 간의 우선순위를 관리하고, 다양한 프로토콜의 정렬로 인해 프레임 수신이 급증한다.
지능형 필터링은 전체 버퍼 공간(프레임은 우선순위, 애플리케이션 상태 및 프로세서 로드 조건에 따라 유지됨)을 줄이고, 높은 로드 조건에서 애플리케이션 프로세서로 전송 및 처리해야 하는 데이터 양을 상당히 줄인다. 프로세서에 대한 프레임 통신의 감소는 통신에 더 단순한 인터페이스를 사용할 수 있게 한다. SPI는 낮은 핀 수, 프로세서 칩의 기능에 기반한 주파수, 애플리케이션과 네트워크 통신 간의 전기적 분리가 용이한(잘 이해되고 공통적인) 인터페이스를 제공한다.

에지 장치의 애플리케이션 통신 요구사항이 네트워크 대역폭에 의해 변경되지 않는 것처럼, 장치가 10Mbit, 100Mbit 또는 1000Mbit로 통신 중이든 SPI 인터페이스 및 주파수는 변경되지 않는다. SPI 인터페이스는 표준 MII 인터페이스를 관리하는 데 필요한 로드를 관리할 수 없는 초저전력 및 저주파 프로세서를 허용한다. MAC 수신 동작은 애플리케이션 동작과 비동 기인 반면, 인터페이스의 빈도와 타이밍은 중요한 애플리케이션 인터페이스에서 잡음 문제를 피하기 위해 관리될 수 있다.

동기화(예 : IEEE 802.1)와 같이 일반적이고 잘 이해되는 기능을 위해 고급 MAC에 기능을 추가할 수 있다. 프로세서 프레임 처리 및 RAM/플래시 요구사항을 더욱 줄인다. 보안과 관련된 기능(키 생성 및 관리, 해시 생성/체크, 암호화 및 암호 해독)도 고급 MAC에 통합될 수 있지만, 이를 위해서는 표준 SSL/TLS와 달리 에지 장치의 데이터 및 보안 특성에 적합한 접근 방식을 선택하는 작업이 필요하다.

플래시 요구사항의 추가적인 감소(프로세서용 외부 ROM의 제거와 에지 장치의 비용/복잡성의 감소)는 더 복잡한 장치에 필요한 프로토콜을 제거하거나 단순화해야 한다. 전체 목적 노드에 적합한 많은 프로토콜은 작은 노드에 비해 너무 비쌀 수 있다. 예를 들어, LLDP 송신기는 제한된 장치에서 쉽게 관리되는 단순한 프로토콜이다. LLDP 수신기는 그 자체로 다소 복잡하지만, 일반적으로 이더넷 포트가 하나 또는 두 개뿐인 노드에는 그리 어렵지 않다.

이 복잡성은 LLDP 수신기를 쿼리하는 데 사용되는 SNMP와 같은 프로토콜을 지원한다. 단일 포트 장치는 LLDP 수신 기능을 지원하는 인프라 스위치에 연결함으로써 이익을 얻을 수 있으므로 단일 포트 저비용 노드는 LLDP 송신기만 있으면 된다. 라인 토폴로지의 2포트 장치의 경우 다른 솔루션이 필요하다.

네트워크 관리 프로토콜(RSTP 등)은 소규모 노드의 또 다른 부담으로, 일반적으로 네트워크 설정 규칙이 신중하게 마련되는 한 2포트 장치에서 제거될 수 있다. 라인 토폴로지를 위해 널리 받아들여지는 프로토콜을 개발하기 위한 구체적인 작업이 필요하다. 라인 토폴로지에서 훨씬 낮은 오버헤드로 구현될 수 있는 방식으로, 기존 프로토콜(LLDP, RSTP 등)을 조정할 기회가 많다.

일반적으로 제외될 수 있는 다른 분야로는 보안(SSL/TLS), 장치 관리(DHCP, BOOTP, ICMP), 애플리케이션 인터페이스(버클리 소켓) 등이 있다. 각각은 메모리 사용량을 약간 줄이고, 시스템 구성 및 관리에 있어 어느 정도 편리함을 가져온다. 에지에 대한 EtherNet/IP에 대한 해답은 풀업 장치와 하드웨어 전용 장치 사이의 어딘가에 있다.

프로토콜 개발 관점에서
• 응용 프로그램과 관련된 프로토콜만 선택할 것
• 메시지 크기 제한
• 메시지 트래픽 제한

일부에서는 설치 공간을 줄이기 위해 제한된 프로토콜 세트만 옹호하지만, 애플리케이션에 필요한 프로토콜만 광범위한 프로토콜 중에서 선택하는 것이 더 나을 것이다. 즉 애플리케이션이 ICMP를 지원할 필요가 없다면 TCP/IP 스택에서 최적화되어야 한다.

준 개발의 관점에서
• 비용 및 케이블의 복잡성을 줄여 확장된 범위(200m, 1000m)를 위한 강력한 이더넷 물리 계층 구현을 개발한다(예 : 단일 비실드 트위스트 페어).
• 하나 또는 두 개의 포트가 있는 소규모 노드에 적합한 해체된 토폴로지 검색 및 관리 프로토콜 개발
• 대기 시간이 짧고, 설치 공간이 작은 장치에 적합한 보안 접근 방식을 개발한다.


하드웨어 개발의 관점에서
• 장치의 핀 수를 줄인다.
• 일 포트 및 이중 포트 네트워크를 위한 저비용 저전력 솔루션 제공  

이더넷 PHY, 마그네틱, ESD 보호, 전기적 절연을 포함한 상호 연결 및 이더넷 MAC 및 이더넷 스위치의 기능을 향상시킴으로써 프로세서, 플래시 및 RAM 요구사항을 크게 줄일 수 있다. 그것은 또한 허락한다. 이더넷 기능을 프로세서에서 PHY로 “재할당”한다. 이더넷 통신 시스템의 아키텍처를 보여주는 이전 그림은 프로세서에 대한 분리된 SPI 인터페이스로 더욱 단순해진다. 레이어 2~7 프로세상 “무지개 효과”는 여전히 존재하지만, 프로세서에 의해 처리되어야 하는 프로토콜의 수와 유형은 크게 감소한다.

2e6b0946f6d068ab3c7ac483249406b3_1673602340_9902.png
2e6b0946f6d068ab3c7ac483249406b3_1673602358_6324.png

다음에는 복잡도가 낮은 이더넷 노드 예제를 설명한다. 그리고 1회부터 4회까지의 내용을 요약한다.